PCB노이즈 줄이기(임피던스,디커플링,접지설계)
시제품 보드를 켜자마자 아이패드 화면이 지지직거리며 흔들린 적이 있습니다. 원인은 딱 하나, MIPI 라인 옆을 지나가던 전원 트레이스였습니다. 25년 넘게 회로를 설계하면서 느낀 건, PCB 노이즈는 결국 '거리'와 '경로'의 문제라는 겁니다.
 |
| [PCB노이즈 줄이기 인포그래픽] |
MIPI USB DP 인터페이스가 노이즈에 약한 이유
MIPI, USB, DP(DisplayPort) 같은 고속 시리얼 인터페이스는 신호 하나가 초당 수십억 번 스위칭됩니다. 이때 중요한 개념이 특성임피던스인데, 이는 신호가 라인을 타고 흐를 때 느끼는 저항 같은 값으로, 이 값이 라인 구간마다 어긋나면 신호 일부가 반사되어 되돌아옵니다.
이 반사가 쌓이면 눈에는 멀쩡해 보이는 회로도 데이터 오류를 뱉어냅니다.
제가 직접 써봤는데, 라인 길이·굵기·GND와의 이격거리·라인 간 간격을 스택업 계산대로 맞춰도 실제 양산 보드에서는 커넥터 전환부, 비아 구간에서 임피던스가 튀는 경우가 많았습니다. 업계 기술 자료에서도 고속 디지털 설계는 데이터 신뢰성을 위해 점점 더 차동쌍(Diff Pair)에 의존하는 추세이며, 이는 반대 극성 신호를 동시에 보내 수신단에서 공통 모드 노이즈를 상쇄하는 구조라고 설명합니다(출처: JLCPCB 기술 블로그) .
솔직히 이건 예상 밖이었습니다. 시뮬레이션상으로는 문제없던 구간이 실측에서는 크로스토크(인접 라인 간 신호 간섭)로 튀는 경우가 있었는데, 결국 라인 간격을 이론값보다 20% 더 벌려서야 잡힌 적도 있습니다.
특성임피던스 맞추는 라인 설계 규칙
특성임피던스를 맞추는 핵심은 결국 라인폭, GND와의 거리, 유전체 두께 세 가지의 비율입니다. 종단 기법(임피던스 정합을 위해 라인 끝단에 저항을 다는 방식)을 직렬로 쓸지 병렬로 쓸지도 회로 요구사항에 따라 갈립니다 .
아래는 제가 실무에서 자주 비교하는 요소별 영향도입니다.
| 설계 요소 | 임피던스에 미치는 영향 | 실무 체크포인트 |
| 라인 폭 | 넓을수록 임피던스 감소 | 스택업 계산기 필수 확인 |
| GND 이격거리 | 가까울수록 임피던스 감소 | 그라운드 컷아웃 없는지 확인 |
| 라인 간 간격 | 좁을수록 크로스토크 증가 | 3W 룰(간격을 라인폭 3배 이상) 적용 |
임피던스가 어긋나면 신호 반사, 예상치 못한 누화, 데이터 손상까지 이어질 수 있어 USB, DDR, 이더넷 같은 인터페이스에서는 임피던스 제어가 사실상 필수 항목으로 취급됩니다(출처: PCBasic 기술 자료) .
디커플링 커패시터로 전원 노이즈 잡기
신호 라인만 아무리 잘 설계해도 전원이 지저분하면 소용없습니다. 여기서 핵심이 PDN(전력분배망)인데, 이는 전원이 IC까지 도달하는 전체 경로의 임피던스 특성을 뜻하며, PDN 임피던스가 높으면 IC가 순간적으로 필요로 하는 전류를 공급받지 못해 전압이 흔들립니다 .
그래서 IC 전원핀 바로 옆에 0.1uF 급 디커플링 커패시터를 붙이는 게 기본이며, 여기에 저주파용 대용량 커패시터를 병렬로 추가해 넓은 주파수 대역을 커버합니다(출처: Altium 기술 자료) .
첫째, 커패시터는 핀에서 최대한 짧고 굵게 연결합니다.
둘째, 비아는 최대한 많이 박아 전원/GND 평면과의 연결 임피던스를 낮춥니다.
셋째, 용량이 다른 커패시터를 섞어서 배치해 저주파부터 고주파까지 커버합니다.
그라운드플레인과 리턴패스 설계 원칙
신호는 혼자 흐르지 않습니다. 반드시 돌아오는 전류, 즉 리턴패스가 있는데, 이는 신호 전류가 되돌아가는 경로로 보통 신호 바로 아래 GND 평면을 따라 흐릅니다. 이 경로에 슬롯이나 분리면이 있으면 리턴 전류가 멀리 돌아가면서 루프 면적이 커지고 방사 노이즈가 늘어납니다 .
제 경험상 이건 좀 다릅니다. 이론적으로는 GND층을 촘촘히 깔면 끝이라고 생각했는데, 실제로는 층 변경(비아로 다른 층으로 넘어가는 구간)에서 리턴 경로가 끊기는 게 훨씬 큰 문제였습니다. 이럴 땐 신호 비아 옆에 GND 스티칭 비아를 붙여서 리턴 전류에게 다리를 놓아주는 방식으로 해결했습니다.
오실로스코프 VNA로 노이즈 지점 찾기
설계가 끝났다고 노이즈가 사라지는 건 아닙니다. 외부 노이즈, 전원 노이즈, 환경 노이즈까지 겹치면 결국 실측으로 확인해야 합니다. 저는 오실로스코프로 신호의 시간축 파형과 지터(신호 타이밍이 흔들리는 정도)를 먼저 보고, VNA(네트워크 분석기, 주파수별 임피던스와 반사 특성을 측정하는 장비)로 어느 주파수 대역에서 임피던스가 튀는지를 잡습니다.
제가 직접 써봤는데, 눈으로 봐서는 멀쩡한 파형인데 VNA로 스윕해보면 특정 주파수 대역에서만 반사손실(S11)이 확 튀는 구간이 나옵니다. 그 지점이 대부분 커넥터 풋프린트나 비아 스터브(신호가 쓰지 않는 남은 도체 구간)였고, 이 스터브를 백드릴링으로 제거하면 반사와 크로스토크가 눈에 띄게 줄어드는 걸 여러 번 확인했습니다 .
SI 시뮬레이션 툴로 노이즈 사전 예측
예전에는 보드를 찍어서 문제가 생기면 그때부터 오실로스코프를 들고 원인을 추적하는 게 순서였습니다. 요즘은 SI(신호무결성) 시뮬레이션 툴이 라우팅 단계에서 미리 임피던스 불일치, 크로스토크 위험 구간을 짚어주고 개선안까지 제시합니다.
솔직히 이건 예상 밖이었습니다. 데이터 속도가 매년 빨라지는데 시뮬레이션 툴도 같이 발전해서, 요즘은 AI가 반영된 툴이 문제 포인트뿐 아니라 라인 재라우팅 방향까지 제안해주는 수준까지 왔습니다. 30년 가까이 손으로 노이즈를 잡아온 입장에서 보면 격세지감이 느껴질 정도입니다. 다만 시뮬레이션은 어디까지나 예측이라 실측 검증은 여전히 빼놓을 수 없다는 게 제 결론입니다.
PCB 노이즈 관련 자주 묻는 질문
Q1. 특성임피던스는 보통 몇 옴으로 맞추나요?
단일 라인은 50옴, 차동쌍은 90~100옴이 일반적이나 인터페이스 스펙마다 다릅니다.
Q2. 디커플링 커패시터는 몇 개나 달아야 하나요?
IC 전원핀 개수만큼이 기본이며, 용량을 다르게 섞어 병렬 배치하는 게 효과적입니다.
Q3. 오실로스코프와 VNA 중 뭐가 더 필요한가요?
파형 확인은 오실로스코프, 주파수별 임피던스 문제 진단은 VNA로 역할이 다릅니다.
Q4. 시뮬레이션만 돌리면 실측은 안 해도 되나요?
아닙니다. 시뮬레이션은 사전 예측이고 실제 보드에서는 부품 편차, 제조 공차가 반영되지 않습니다.
Q5. 그라운드플레인은 무조건 넓게 깔면 되나요?
면적보다 끊김 없는 연속성이 중요합니다. 슬롯이나 컷아웃이 있으면 오히려 역효과입니다.
결론 및 핵심 요약
PCB 노이즈 대책은 결국 임피던스 매칭, 디커플링, 리턴패스 이 세 축으로 정리됩니다. 여기에 오실로스코프·VNA 실측과 SI 시뮬레이션을 병행하면 설계 초기부터 문제를 상당 부분 줄일 수 있습니다.
1. 특성임피던스는 라인폭·GND거리·간격 세 요소로 결정된다
2. 디커플링 커패시터는 IC 핀 가까이, 다양한 용량으로
3. 리턴패스 끊김이 방사 노이즈의 주요 원인
4. 오실로스코프+VNA 실측과 SI 시뮬레이션을 함께 활용